Последовательностные схемы. Элементы памяти. (Лекция 10) презентация

регистры, счетчики

которых имеются два устойчивых состояния и два выхода, при этом на одном выходе схемы снимается высокий потенциал (ток, “1”, Q), а на другом - его инверсия (“0”, ), называются триггерами. Выходные сигналы в триггерах зависят не только от входных управляющих переменных, но и от значений выходных переменных в предыдущем интервале времени. В интервале между входными управляющими логическими сигналами состояние триггера не меняется, он “помнит” набор предыдущих логических переменных, на выходах сохраняются соответствующие потенциалы (бистабильная ячейка, БЯ). Изменить состояние триггера и, значит, величины потенциалов на выходах, возможно только под действием определенного набора входных логических переменных и значений выходных переменных в предыдущем интервале работы схемы.

сброс триггера (Q = 0),
J (jet) - вход установки универсального триггера (Q = 1),
K (key cancel) - вход сброса универсального триггера (Q = 0),
D (data) - информационный вход, данные,
T (takt) - счетный вход, тактовый сигнал,
C (clock) - управляющий тактовый сигнал, синхросигнал,
Pr (precharge) - сигнал выборки, предзаряда, активизации триггера,
Cl (cleare) - сброс, очистка, стирание, установка в “0”-состояние,
V - сигнал блокирования работы триггера, сохранение ранее записанной информации.

инверсными информационными входами:

инверсными входами
в - синхронный с прямыми статическими входами
г - синхронный с прямыми динамическими входами, управляемый срезом

Q

Q

Q

__
Qn+1 = CD + CQn

При С=1