- Главная
- Разное
- Дизайн
- Бизнес и предпринимательство
- Аналитика
- Образование
- Развлечения
- Красота и здоровье
- Финансы
- Государство
- Путешествия
- Спорт
- Недвижимость
- Армия
- Графика
- Культурология
- Еда и кулинария
- Лингвистика
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Детские презентации
- Информатика
- История
- Литература
- Маркетинг
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
Сокращение проектных издержек.HDL-симулятор — цифровое моделирование презентация
Содержание
- 1. Сокращение проектных издержек.HDL-симулятор — цифровое моделирование
- 2. Возможности HDL симулятора Поддержка спецификации VHDL-2008 Удобная
- 3. Быстрый старт Простой и удобный интерфейс пользователя
- 4. Многооконный осциллограф Отображение сигналов во время моделирования
- 5. Пошаговая отладка Включение/выключение точек остановки во время
- 6. Моделирование прошивки Скомпилированная прошивка подключается в формате
- 7. Работа с проектами В одном решении несколько
- 8. Спасибо за внимание!
Возможности HDL симулятора Поддержка спецификации VHDL-2008 Удобная организация работы с проектами Быстрый старт Непрерывное отображение результатов моделирования Многооконный виртуальный осциллограф Отладка с точками остановки Совместное моделирование работы аппаратной части и ПО
Слайд 2Возможности HDL симулятора
Поддержка спецификации VHDL-2008
Удобная организация работы с проектами
Быстрый старт
Непрерывное отображение
результатов моделирования
Многооконный виртуальный осциллограф
Отладка с точками остановки
Совместное моделирование работы аппаратной части и ПО
Многооконный виртуальный осциллограф
Отладка с точками остановки
Совместное моделирование работы аппаратной части и ПО
Слайд 3Быстрый старт
Простой и удобный интерфейс пользователя
Не нужно создавать скрипты для запуска
модели
Запуск моделирования одной кнопкой
Импорт VHDL проекта с сохранением папок
Автоматическое определение порядка компиляции файлов
Запуск моделирования одной кнопкой
Импорт VHDL проекта с сохранением папок
Автоматическое определение порядка компиляции файлов
Слайд 4Многооконный осциллограф
Отображение сигналов во время моделирования
В разных осциллографах разные сигналы
Отображение данных
в аналоговом виде
В каждом осциллографе свой масштаб времени
Работа с курсорами
Добавление
Удаление
Перемещение к фронту сигнала
В каждом осциллографе свой масштаб времени
Работа с курсорами
Добавление
Удаление
Перемещение к фронту сигнала
Слайд 5Пошаговая отладка
Включение/выключение точек остановки во время моделирования
Изменения сигналов отображаются в осциллографе
Просмотр
стека вызовов и локальных переменных
Продолжение моделирования без точек остановки
Продолжение моделирования без точек остановки
Слайд 6Моделирование прошивки
Скомпилированная прошивка подключается в формате ELF-файла
Набор встроенных типов и функций
для работы с прошивками
Слайд 7Работа с проектами
В одном решении несколько проектов
Проекты ссылаются на другие проекты
Файлы
группируются в папки
В каждом проекте свои осциллографы
Выбор проекта для запуска моделирования
Параметризация обобщённых моделей
В каждом проекте свои осциллографы
Выбор проекта для запуска моделирования
Параметризация обобщённых моделей
