КМДП- схеме. Напряжение и ток переключения, зависимость от размеров транзисторов и от числа входов.
Эффект защелки в КМДП- схемах.
- Главная
- Разное
- Дизайн
- Бизнес и предпринимательство
- Аналитика
- Образование
- Развлечения
- Красота и здоровье
- Финансы
- Государство
- Путешествия
- Спорт
- Недвижимость
- Армия
- Графика
- Культурология
- Еда и кулинария
- Лингвистика
- Английский язык
- Астрономия
- Алгебра
- Биология
- География
- Детские презентации
- Информатика
- История
- Литература
- Маркетинг
- Математика
- Медицина
- Менеджмент
- Музыка
- МХК
- Немецкий язык
- ОБЖ
- Обществознание
- Окружающий мир
- Педагогика
- Русский язык
- Технология
- Физика
- Философия
- Химия
- Шаблоны, картинки для презентаций
- Экология
- Экономика
- Юриспруденция
КМДП- инверторы. (Лекция 2) презентация
Содержание
- 1. КМДП- инверторы. (Лекция 2)
- 2. КМДП- инверторы. Структура. Принцип работы.
- 3. ОСНОВНЫЕ ДОСТОИНСТВА КМДП-СХЕМ Потребление мощности в статическом
- 4. Передаточная характеристика в КМДП-схеме Задачи Дано: KP,
- 5. Передаточная характеристика Зависимость от отношения Wp/Wn
- 6. Реализация логических функций
- 7. Передаточная характеристика Зависимость от число входов Смещение
- 8. Эффект защелки в КМДП- схемах
- 9. Паразитные биполярные транзисторы в КМДП-структуре
- 10. Тиристорная структура с учетом сопротивлений кармана и
- 11. Характеристики паразитных элементов, участвующих в защелкивании
- 12. Вольтамперная характеристика тиристора IS, VS –
- 13. Испытания на устойчивость к защелкиванию в статическом
- 14. Испытания на устойчивость к защелкиванию в статическом
- 15. Методы подавления защелкивания Технологические : -
- 16. Охранные области Охранная n+ область для
- 17. Топология МДП транзисторов с охранными кольцами
- 18. Books/Digital Logic Test
- 19. Схемотехнические модели МДП-транзисторов
- 20. Эквивалентная схема PSPIСE модели МДП транзистора LEVEL=1, 2, 3…
- 21. Модель level 1. Уравнения для токов
- 22. Константы для расчета параметров модели
- 23. Выходная проводимость и выходное сопротивление в пологой области
- 24. Модель level 2. Уравнения для токов Используются
- 25. Модель level 2: три новых эффекта
- 26. Эффект короткого канала Канал длинный, если Lэфф >> Xj
- 27. Эффект узкого канала
- 28. Модель level 3. Использование полуэмпирических уравнений и
- 29. BSIM (Berkeley Short-channel IGFET model) SPICE модели
Слайд 1Лекция 2
КМДП- инверторы. Структура. Принцип работы, реализация логических функций.
Передаточная характеристика в
Слайд 3ОСНОВНЫЕ ДОСТОИНСТВА КМДП-СХЕМ
Потребление мощности в статическом состоянии пренебрежимо мало
Высокая помехоустойчивость
(т.к. U0= 0, U1 = Vdd)
Слайд 4Передаточная характеристика в КМДП-схеме
Задачи
Дано: KP, W, L, Uип
Определить выходной ток МДП-транзистора
в любой точке передаточной характеристики.
2. Известно: KP, W, L (или βn), Uпорn, Uпорp, Uип
Определить максимальный сквозной ток в МДП-транзист.
2. Известно: KP, W, L (или βn), Uпорn, Uпорp, Uип
Определить максимальный сквозной ток в МДП-транзист.
Слайд 7Передаточная характеристика Зависимость от число входов
Смещение точки переключения КМДП в схемах
2-И-НЕ и 2-ИЛИ-НЕ для случаев, когда открыты все транзисторы (1+2) и по одной паре транзисторов (1, 2 - нижняя или верхняя)
Слайд 9Паразитные биполярные транзисторы в КМДП-структуре
Паразитная тиристорная структура в интегральном КМДП–элементе
Условие защелкивания βnpn βpnp > 1
Слайд 10Тиристорная структура с учетом сопротивлений кармана и подложки
Условие защелкивания с
учетом паразитных сопротивлений
Слайд 11Характеристики паразитных элементов, участвующих в защелкивании
βpnp вертикального биполярного транзистора, зависит
от:
- глубины кармана,
- концентрации в кармане,
- встроенного поля в кармане.
- глубины кармана,
- концентрации в кармане,
- встроенного поля в кармане.
βnpn латерального биполярного транзистора, зависит от:
- топологических размеров, определяющих ширину базы,
- концентрации примеси в области полевого окисла,
- глубины кармана.
Слайд 12Вольтамперная характеристика тиристора
IS, VS – ток и напряжение включения, IH, VH
– ток и напряжение удержания
Слайд 13Испытания на устойчивость к защелкиванию в статическом режиме
Схема включения тиристора открыванием
p+-n перехода
Условие включения тиристора
Слайд 14Испытания на устойчивость к защелкиванию в статическом режиме (2)
Схема включения тиристора
открыванием n+-p перехода
Условие включения тиристора
Слайд 15Методы подавления защелкивания
Технологические :
- уменьшение коэффициентов β паразитных биполярных транзисторов,
-
использование ретроградного кармана,
- использование эпитаксиальных структур.
Топологические :
- размещение контактов к карману и подложке.
- охранные области, собирающие и блокирующие носителей заряда
- использование эпитаксиальных структур.
Топологические :
- размещение контактов к карману и подложке.
- охранные области, собирающие и блокирующие носителей заряда
Слайд 16Охранные области
Охранная n+ область для улавливания основных носителей в N -
кармане
Охранная p+ область для улавливания основных носителей в p – подложке
Слайд 17Топология МДП транзисторов с охранными кольцами
а) - p-МДП транзистор с p+
охранным кольцом, собирающим неосновные носители (дырки) в N-кармане
б) - n-МДП транзистор с n+ охранным кольцом, собирающим неосновные носители (электроны) в p-подложке
б) - n-МДП транзистор с n+ охранным кольцом, собирающим неосновные носители (электроны) в p-подложке
Слайд 24Модель level 2. Уравнения для токов
Используются уравнения модели Мейера (приближение плавного
канала).
Учтены:
- эффект модуляции длины канала в пологой области,
- зависимость заряда в ОПЗ от Uпи и Uси.
Слайд 25Модель level 2: три новых эффекта
Эффект короткого канала (Зависимость порогового
напряжения от длины канала)
Эффект узкого канала (Зависимость порогового напряжения от ширины канала)
Зависимость подвижности от поперечного электрического поля (поле затвора)
Эффект узкого канала (Зависимость порогового напряжения от ширины канала)
Зависимость подвижности от поперечного электрического поля (поле затвора)
Слайд 29BSIM (Berkeley Short-channel IGFET model) SPICE модели
Представление электрических параметров
Вычисление параметров для
расчета порогового напряжения
