Архитектура микропроцессоров презентация

Содержание

Процессор и память: Команды и данные CPU RAM

Слайд 1Архитектура микропроцессоров
И ее эволюция

Слайд 2Процессор и память: Команды и данные

CPU


RAM

Слайд 3Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора

Слайд 4Процессор и память: Команды и данные

CPU

Регистры
КЭШ 1го уровня
КЭШ 2го уровня
Оперативная память
Локальность данных
Быстрая

память ближе к процессору
Прозрачность КЭШей
Предвыборка данных

Слайд 5
Виртуальная память
Виртуальный адрес
Реальный адрес
Таблица страниц в ОЗУ
Процессор

Слайд 6
Виртуальная память
Виртуальный адрес
Реальный адрес
Таблица страниц в ОЗУ
Процессор

TLB

Слайд 7Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора

Слайд 8Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Слайд 9Сопроцессор

FPU

CPU


RAM

Слайд 10Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Слайд 11Конвейер команд
1
2
1
2
1
2
1
2
1
2
Ступени
Выборка команды
Декодирование команды
Выборка операндов
Вычисление операции
Запись результата
Время
3
3
3

Слайд 12Конвейер команд
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
Ступени
Выборка команды
Декодирование команды
Выборка операндов
Вычисление операции
Запись результата
Время

Латентность конвейера
7
7
7
7
7
8
8
8
8
8
9
9
9
9
9
Все ступени конвейера активны

Слайд 13Конвейер: Условные ветвления







Конвейер









?

Проблема: Условные переходы

Слайд 14Конвейер: Условные ветвления







Конвейер









?*

Проблема: Условные переходы

Решения:
Спекулятивное исполнение с предсказанием переходов
Использование условных

команд
Использование предикатных регистров

Слайд 15Конвейер: Условные ветвления







Конвейер






Проблема: Условные переходы

Решения:
Спекулятивное исполнение с предсказанием переходов
Использование условных

команд
Использование предикатных регистров

movge

Слайд 16Конвейер: Условные ветвления







Конвейер





Проблема: Условные переходы

Решения:
Спекулятивное исполнение с предсказанием переходов
Использование условных

команд
Использование предикатных регистров






Слайд 17Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Слайд 18RISC архитектура
Память
Вычисления

Память
Вычисления
Запись/загрузка
Команды регистр-регистр

Слайд 19CISC
Большое количество команд
Много типов данных
Различная длина инструкций
Небольшое количество регистров
Ориентация на процессор
Уменьшенное

количество команд
Только основные типы
Фиксированная длина инструкций
Большой регистровый файл
Более глубокое использование компилятора

RISC

Слайд 20Регистровый файл в RISC
Виртуальные регистры
Перекрытие окон
Сохранение в RAM

Слайд 21Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Слайд 22Параллелизм на уровне инструкций (ILP)

INT
FP
MEM
BR













Окно команд
CPU

Слайд 23Параллелизм на уровне инструкций (ILP)











































Время

Слайд 24Параллелизм на уровне нитей (TLP)

INT
FP
MEM
BR













Окно команд
CPU













Окно команд
Нить №1
Нить №2

Слайд 25Параллелизм на уровне нитей (TLP)




























































Время
Нить №1
Нить №2

Слайд 26Многоядерность (Multi-Core)



















Окно команд





Окно команд
Процесс №1
Процесс №2






Слайд 27POWER
Традиционные RISC-черты
Фиксированная длина команд
Архитектура регистр-регистр
Простые способы адресации
Простые команды
Большой регистровый файл
Другие особенности

POWER
Три исполнительных устройства с независимыми наборами регистров
Небольшое расширение набора команд (сохранение нескольких регистров и т.п.)
Условные переходы: 8 условных регистров, локальных для устройства переходов и специальный бит в коде операции

Слайд 28Core 2 Duo

Слайд 29Особенности Core 2 Duo
Intel Wide Dynamic Execution (14 стадий конвейера, до

4х инструкций за такт в каждом ядре)
Intel Smart Memory Access (Оптимизация доступа к памяти, в т.ч. Memory Disambiguation)
Intel Advanced Smart Cache (Общий КЭШ 2го уровня, динамически распределяемый между ядрами)
Intel Advanced Digital Media Boost (128-битный SSE, расширенный набор команд)
Intel Intelligent Power Capability
Сниженное энергопотребление
Micro-ops fusion и macrofusion

Слайд 30Архитектура CELL

Слайд 31Особенности архитектуры CELL
Ориентированность на SIMD-архитектуру
Внутренняя широкополосная шина
Управляющий процессорный элемент (PPE)
64 битное

ядро архитектуры POWER
In-order исполнение инструкций
Два вычислительных потока
Использование синергетических процессорных элементов (SPE) для вычислений
Локальная память 256 Кб
Прямой доступ к памяти (DMA)
Использование многопроцессорных CELL-систем

Похожие презентации

Технология Спектр Яндекса и классификация веб-страниц 234
0000baed-4f1bb15d 234
Дорога Піфагора 298
Рынок полимерных изделий: сегодня и завтра 255
Рәсилә Тыуған көнөң менән 631
Инновационная деятельность учителя математики Скребковой Наталии Ивановны 181

Обратная связь

Если не удалось найти и скачать презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое ThePresentation.ru?

Это сайт презентаций, докладов, проектов, шаблонов в формате PowerPoint. Мы помогаем школьникам, студентам, учителям, преподавателям хранить и обмениваться учебными материалами с другими пользователями.

Для правообладателей

Яндекс.Метрика