Исследование аппаратной предвыборки данных в кэш второго уровня микропроцессора Студент: Гребенкин А.П., 816 гр. Научный руководитель: Черепанов С.А. презентация

Гребенкин А.П., 816 гр.
Научный руководитель: Черепанов С.А.

с динамическими структурами данных.
Использующие корреляционный анализ адресов последовательных обращений
Применение: крупные линейные участки кода; циклы, не зависящие явно от итератора.
Использующие корреляционный анализ адресов обращений для отдельно взятых инструкций
Применение: циклы, зависящие явно от итератора.

Разработка методологии и оценка эффективности основных методов аппаратной предвыборки данных в кэш второго уровня

Stride = const != 0

Reference Prediction Table (RPT)

Диаграмма состояний записей RPT

Исследуемые методы:

Построение и анализ цепей Маркова

Построение и анализ цепей Маркова

Хранение истории в Global History Buffer (GHB)

Нотация алгоритмов на основе GHB: <Тип Index Table>/<Метод анализа истории>

Алгоритм PC/DC: Program Counter / Delta Correlation

Алгоритм G/DC: Global address / Delta Correlation

Выбор инструмента для исследования

Исследование на ПЛИС
+ Высокая скорость тестирования
- Сложность реализации алгоритмов
Потактовый симулятор
+ Тестирование на любом ПК
- Крайне низкая скорость тестирования
- Сложность реализации алгоритмов
Симулятор подсистемы памяти
+ Достаточно быстрое тестирование
+ Тестирование на любом ПК
+ Простота реализации алгоритмов в терминах симулятора
+ Простота реализации инструмента
- Погрешность результатов

Получение трасс обращений

Обработка трасс на событийной модели

Параметры симуляции

Для симуляции были спользованы следующие параметры:
Тайминги: tAL = 2, BL = 8, tCL = 5, tCAS = 5, tFAW = 20, tRAS = 18, tRCD = 5, tRTP = 2, tRRD = 4, tRP = 4, tWTR = 3, tWR = 6
Отношение частоты памяти к частоте ядра = 2.5
Размер L1 — 32Кб, ассоциативность - 4
Размер L2 — 2Мб, ассоциативность — 8
Время поиска по L2 — 15 тактов, по L1 — 2 такта.
Размер слова — 64 бита,
Количество miss registers в кэшах — 4
Размер очереди обращений в память — 16
Стратегия вытеснения - Pseudo-LRU

Метод выделения постоянного шага (Stride)

Метод цепей Маркова на структуре GHB (G/AC: Global address / Address Correlation)

Для алгоритма с параметром ширины предвыборки = 4

Метод G/DC

Для алгоритма с параметром ширины предвыборки = 4

Метод PC/DC

Для алгоритма с параметром ширины предвыборки = 2

Сравнение методов

Сравнение методов: случай эффективного программного кода

Опасность использования метода G/DC

Сравнение методов: случай эффективного программного кода

Stride и PC/DC
+ хорошая точность обнаружения целевого кода
+ малое количество неиспользованных предвыборок
– проектирование дополнительной логики ядра для получения PC
G/AC
+ малое количество неиспользованных предвыборок
+ возможность использовать алгоритм обособленно от ядра
– узкая направленность метода
G/DC
+ возможность использовать алгоритм обособленно от ядра
+ широкая направленность метода
– генерация большого числа ненужных предвыборок

и обработки результатов, симулятор подсистемы памяти.
Исследованы 4 класса алгоритмов на симуляционной модели

Результаты

Осуществление корреляции симулятора с различными реализациями процессоров путем использования в симуляторе соответствующих параметров и аппаратных решений
Разработка эффективных методов предвыборки, оценивая их по разработанной методологии.