A-SSCC 2005 Tokyo Press Conference. Asian Solid-State Circuits Conference презентация

Circuit Conference)、６月のVLSI回路シンポジウム、９月のCICC (Custom Integrated Circuits Conference) の３つ

なぜ、今アジアか
今後急速に発展するアジア
アジアの学生、研究者、技術者の啓蒙と技術交流の場
アジアの技術論文の掘り起こし（現存の学会とは競合しない）

Chandrakasan, T. Sakurai, etc

Conference Chair
Genda Hu, (Taiwan)

Organizing Committee
Chien-Wei Jen, (Taiwan)

Liaison
W. Sansen, (Belgium)
A. Chandrakasan, (USA)

Technical Program Committee
Takayasu Sakurai, (Japan)

Local: One-year term

International

Professional Management Team
ICS Convention Design, Inc.

Korea

Vice

-

Chair

Makoto Ikeda

,

University of

Tokyo

,

Japan

Paper Sections

Special Programs

Wireless and Wireline

Communications

Deog

-

Kyoon Jeong

,

Seoul National

University

,

Korea

Analog

Beomsup Kim

,

KAIST

,

Korea

&

Berkana wireless

,

USA

Memory

ChangHyun Kim

,

Samsung

,

Korea

Digital

Liang

-

Gee Chen

,

National Taiwan

University

,

Taiwan

Emerging Applications

and Technologies

Siva Narendra

,

Intel

,

USA

System

-

Level Integration

Hidetoshi Onodera

,

Kyoto University

,

Japan

Educational

Program

H

.

J

.

Yoo

,

KAIST

,

Korea

Industry Program

Nicky Lu

,

ETRON

,

Taiwan

Invited Program

Tadahiro Kuroda

,

Keio University

,

Japan

This program is unique to cover “Industry Trend”. Application, demo, evaluation results are more important than originality.

Hsinchu 300, Taiwan, R.O.C. TEL : 886-3-515-1111
http://www.ambh.com.tw/

台湾　新竹市　Ambassadorホテル

UCLA
Memory分野 ”High Performance DRAM Design” Young-Hyun Jun, Samsung
New Technology分野 ”Crypto Chip Design” Cetin Kaya Koc, Oregon State Univ.

１１／３　チュートリアル

Science Based Industrial Park （新竹科學園區管理局）
10:00am Visit TSMC （台灣積體電路製造股份有限公司）
11:00am Industrial Technology Research Institute ( 工研院 )
12:00am Back to Ambassador Hotel, Hsinchu( 新竹國賓飯店 )


11/4午後　カルチャーツアー
12:30 Departure from Ambassador Hotel, Hsinchu （新竹國賓飯店）
14:30 Visit National Palace Museum Taipei （台北故宮博物院）
17:00 Departure to Shih-lin Night Market Taipei （台北士林夜市）
17:30 Visit Shih-lin Night Market Taipei
19:00 Back to Ambassador Hotel Hsinchu （新竹國賓飯店）
21:00 Arrive in Ambassador Hotel Hsinchu

Capsule 無線内視鏡カプセル用低電力ディジタルIC設計
論文番号[10-2] 中国清華（Tsinghua）大学の発表
ｱﾅﾛｸﾞ無線送受信部とﾃﾞｨｼﾞﾀﾙ部の混載された完成度の高いシステムLSI

A 0.1-25.5-GHz Differential Cascaded-Distributed Amplifier in 0.18-um CMOS Technology
論文番号[5-1] 台湾大学の発表
世界最高帯域(100MHz ~ 25.5GHz) の増幅器：様々な帯域の無線信号を１チップで増幅可能

A 142dB Dynamic Range CMOS Image Sensor with Multiple Exposure Time Signals
論文番号[3-1] 静岡大学の発表
線形性を有するＣＭＯＳイメージセンサーとしては世界最高のダイナミックレンジを有する

Collaboration” 日時: １１月１日 (火), 9:05-9:50
坂村 健 博士, 東京大学 教授, 日本 “T-Engine: The Open Platform for the Ubiquitous Computing Age” 日時: １１月１日 (火), 9:50-10:35
Kinam Kim 博士, サムスン電子 フェロー&上席副社長 , 韓国 “Memory Technologies for Mobile Era” 日時: １１月２日 (水), 9:00-9:45

of technology into nanometer regime, the complexity of design at advanced technology has escalated exponentially. Notable areas of difficulty are timing closure, signal integrity, power optimization etc. Many of the issues facing designers, however, can be lessened or resolved by close collaboration with technology partners.  Advanced foundries, with estimated close to 40% of worldwide 90nm tapeouts, are taking several initiatives to help designers make best use of the technologies. The goal of the collaboration is to produce designs that are competitive in both performance and cost structure. In this presentation, I will discuss key initiatives in TSMC's design collaboration and share collaboration results.

Computing Age”

Abstract: "T-Engine" is an open platform for embedded systems in the ubiquitous computing age. It consists of standard real-time kernel, T- Kernel, running on the standard hardware with networking facilities. It provides infrastructure for the embedded system development of highly networked and highly value-added products in a short period of time. Providing a standard platform for the ubiquitous computing network, the T Engine creates broad application opportunities based on the collaboration of nanoelectronics, software and embedded system technologies. This plenary talk provides introduction of the T-Engine project and its current status, and vision of the future of the ubiquitous computing opened up by the T-Engine.

last three decades, semiconductor memory business has been greatly grown due to the tremendous progress of electronic data processing (EDP) mainly led by outstanding evolution of PC technology. Recently, various mobile appliances such as hand-held phone, DCS, and MP3 drive new growth of semiconductor memory, which results in unprecedented demand of non-volatile memories, especially mass storage NAND Flash. The mobile appliances which aim for smaller and lighter products while improving the performance under ever-increased demand of longer battery lifetime impose different requirements on the semiconductor memories. The newly defined requirements along with short life cycle and customer orientation of mobile products transform the memory semiconductor from standard data storage memory to diverse solution memory. It is predicted that this trend will be magnified in the future memory market. In this paper, it will be discussed about the technology trend of memory semiconductor in the mobile era and also the memory technology required to satisfy the mobile appliances.

SiP, or Conventional Approach? ”

Abstract: Non-Recurring Engineering cost for chip design is exploding. Design cost for chip and software is rapidly increasing.
Only a handful of big projects can pay you with the conventional approach. Middle and small volume products may require a new solution. Could it be programmable commodity devices such as FPGA and Reconfigurable Processor, or emerging ASIC devices such as a structure ASIC. Or, could it be an SiP approach where commodity chips rather than IP’s are integrated in a package?

/ position:
Jiun-Hao Lai, GlobalUniChip, Taiwan / Conventional
Hing Nan Cheng, Xilinx, Singapore / FPGA
Hideharu Amano, Keio Univ., Japan / DRP
Hsin-Shih Wang, Faraday Technology Corp., Taiwan / Structured ASIC
Kenji Yoshida, SFT, Japan / SiP

Applications? ”

Abstract: Portable applications require power aware design, where Non-Volatile (NV) Memory is a key device. Recently, scaling Flash Memory to the next technology node has become increasingly difficult. The scaling challenges have motivated semiconductor memory makers to research and develop new NV Memories, such as FeRAM, MRAM, PRAM, and RRAM. Which is the most promising candidate to displace Flash Memory? Discussion shall be made for embedded and commodity use in the current and future markets.

/ position:
Shigeo Ohshima, Toshiba, Japan / Flash
Takashi Eshita, Fujitsu, Japan / FeRAM
Yoshiaki Asao, Toshiba, Japan / MRAM
Rich Liu, Micronix, Taiwan / PRAM
I. G. Baek, Samsung, Korea / RRAM

CMOS RF Power Amplifier with Parallel Power Combining and Power Control
複数パワーアンプをオンチップ結合する技術、2.45GHz帯送信回路の電力効率改善に効果、KUルーベン大学(ベルギー)の発表

82.3dB

and Power Control 電力結合機構を用いた集積化CMOS RFパワーアンプ

論文番号[6-3] ルーベン大学の発表
パワーアンプ複数個をオンチップ結合する新しい回路構成を提案、広い出力パワー範囲に対して高い電力効率を達成
送信回路の電力効率改善に高い効果
0.13um CMOSプロセスを用いたBluetoothパワーアンプ、出力23dBm、効率(出力電力/消費電力)28%

国立台湾大学の発表
差動分布アンプのカスケード接続により広帯域化を実現する新しい回路トポロジーを提案、ゲイン-帯域幅積で世界最高峰
0.18umCMOSプロセス、25.5GHz帯域で+15dBのゲインを達成

Synthesizers
Session 9: Wireline communication Circuits
Session 10: Wireless Communication Circuits
Session 11: VCOs and PLLs

Displays (Seoul National University)
CEM手法を用いて、信号のDC成分をなくし低電力化したディスプレイ用シリアルリンク

A Fully-Integrated Direct Conversion Receiver for CDMA and GPS applications (Future Communication IC, Inc.)
NFが1.2dB(CDMA)、1.7dB(GPS)、CDMA2000の仕様を満たす測定結果

A 1.3-2.8GHz Wide Range CMOS LC-VCO Using Variable Inductor (Tokyo Institute of Technology)
オンチップ可変インダクタによる広帯域化と低位相雑音化の達成

Low Power 60 dB Gain Range with 0.25 dB Resolution CMOS RF Programmable Gain Amplifier for Dual-band DAB/T-DMB Tuner IC (Integrant technologies, Inc.)
デジタルオーディオ、韓国のデジタル地上波TVの受信IC、イメージ除去比65dB

Image社の共著論文
グラフィックプロセサ/LCDC間のシリアルリンク
0.18µmCMOS、1.2V、270Mbps、3.12mW
CEM手法を用いて、信号のDC成分をバランスして低電力化

Communication IC社の論文
CDMAとGPSの低NF、ダイレクトコンバージョン受信器
0.35umBiCMOS、2.7-3.0V動作
消費電流は、51mA(CDMA)、42mA(GPS)
CDMA用のLNAのNF=1.2dB
GPSのNF_Total=1.7dB

RF Programmable Gain Amplifier for Dual-band DAB/T-DMB Tuner IC

論文番号[5-2] インテグラント・テクノロジーズとKAISTの共著論文
DABとT-DMB受信ICのRF可変利得アンプ
0.18µmCMOS、NF=2.7dB、IIP3=-14dBm　@Lバンド(1450MHz-1492MHz)
Different Multiple Gate TRansistor (DMGTR)　回路により、線形性を改善

Wireless Endoscopy Capsule
無線内視鏡カプセル用低電力ディジタルＩＣ設計、中国清華大学
A 6-Gbps/pin Half-Duplex LVDS I/O for High-Speed Mobile DRAM
半二重LVDSによるDRAM向け高速低電力I/O回路、韓国成均館大学
A 1.2Mpixels/s/mW 3-D Rendering Processor For Portable Multimedia Application
携帯機器向けの低電力3Dレンダリングプロセッサ、韓国KAIST

中国清華（Tsinghua）大学の発表
ｱﾅﾛｸﾞ無線送受信部とﾃﾞｨｼﾞﾀﾙ部の混載ＩＣ
ﾃﾞｨｼﾞﾀﾙ部は制御部､画像ｾﾝｻｲﾝﾀﾌｪｰｽ､画像圧縮､ﾍﾞｰｽﾊﾞﾝﾄﾞ､ﾄﾞﾗｲﾊﾞ（LED､電流刺激）
ｸﾛｯｸ制御部は32kHz動作で待機電力16μW
他は400kHz～40MHzで動作
画像を圧縮後に送出して送信電力低減
ﾊﾐﾝｸﾞ距離によるﾊﾞｽ反転方式でI/O電力削減
ﾃﾞｨｼﾞﾀﾙ部の電力は1.8 Vで8.2 mW

pixels/sのﾌｨﾙﾚｰﾄで､消費電力17 mW（1.2Mpixels/s/mW）、面積25mm2
別発表の32ﾋﾞｯﾄ対数除算器により低電力ﾚﾝﾀﾞﾘﾝｸﾞｴﾝｼﾞﾝ（LRE）の電力は8.8mW
ﾌｫﾜｰﾄﾞﾊﾞｯﾌｧ付Non-atomic Read-modify-write（NARMW)方式と部分活性化Depthﾊﾞｯﾌｧ（PADB）方式で､Depthﾊﾞｯﾌｧの電力を5.2mWに
再帰的ｻﾌﾞﾌﾞﾛｯｸ割付ﾃｸｽﾁｬｷｬｯｼｭの電力は3mW

Using Thin-BOX FD-SOI Transistors （新SOI構造を用いて動作マージン拡大とスタンドバイ　 　リーク電流の低減ができるSRAM）

論文番号[4-1] 日立の発表
SRAMは、セル縮小と、動作マージン確保・低スタンドバイ電流化の両立が大きな問題になる
新規SOI構造 (薄膜BOXでチャネル上下にゲートを持つダブルゲート構造) を用いて、コラム毎にRead/Write別のバックゲートバイアス制御を行う回路を考案
65nmプロセスでデバイス試作し、書込み時間の30%低減とスタンドバイ電流の90％低減(バルクデバイス比)の可能性を示した

Hynix社(韓国)の発表
DRAMは、データ読出し動作時にデータ破壊されるので、この後のデータリストア時間により高速化を妨げていた
読出しデータをセンスアンプキャッシュに保持し、次の読出しとオーバラップさせて高速化するための新規アーキテクチャ(HyDRA)を考案
0.12μmプロセスで128Mb擬似SRAMチップを作り、動作確認
　　アクセスタイムが20％低減、また、同一アクセスタイム相当の低リークトランジスタ使用時にスタンドバイ電流が半減する効果有り。

for Giga-Bit Density NOR Flash Memory （スプリットゲート・NORフラッシュの次世代版試作）

論文番号[4-5] SST社 (Silicon Storage Technology、米国) の発表
フラッシュメモリ(SSTセル)の次世代版の発表
３次元NOR型スプリットゲートセルによりNAND並みのセルサイズを実現し、４値/セルのデータストア新規高速回路を考案
0.11μmプロセスで1Mb規模のメモリアレイ回路を作り、1.8V動作を確認；セルサイズ=0.055μm2(4.5F2)、1Mb面積=0.25mm2
　　センス線電圧の漸増による精密書込み(誤差=150mV→5mVに)
　　高速電流センスアンプ(従来より２倍速)によりTac=30ns

System （高マージン･高速なパイプラインMRAMアーキテクチャ）　 　　　　　　　　　　　　　　　　　　　　　　

論文番号[4-3] 早稲田大&ルネサスの発表
MRAMは、高マージン・高速化のための回路技術が未開拓であり、
　　混載応用などに向けた設計技術が未開発である
新規セルフレファレンスセンスアンプとパイプライン動作を駆使
　　した、高マージン・高速な新規MRAMアーキテクチャを考案
75MHｚ＠1.2Ｖという高速・高マージン動作を実現する見通しを得た（従来の同種MRAMでは8MHzであった）

Transient Time
Vdd変更速度を高速化して低消費電力化する技術, 東京大学の発表
A Self-Calibrate All-Digital 3Gbps SATA Driver Design
完全デジタル技術で自己補正機能を備えた3Gbps SATA ドライブ回路の実現技術, 台湾交通大学の発表
A 667MT/s 10.7GB/s Multiprocessor Bus Interface
Itanium 2 のFront-side Bus(FSB)で使われているバスの高速化技術, インテルの発表

東京大学の発表
アイドル時には電源電圧を下げることで低消費電力化を図る(Vdd Hopping)が、アイドル状態では電源電圧がなかなか下がらない
電源電圧を急速に下げるためのスイッチと、その制御回路を考案
0.18µmプロセスで実験回路を作り5ns以下の速さで電源電圧を降下できることを確認

で 3CPU間通信を実現するための数々の工夫を開示
信号の立上り/立下りの整形回路
同時スイッチングノイズを除去するための電流経路制御回路
入出力タイミング制御回路
PVT補償回路
130nmプロセスのItanium2で使用

マウス動作から短距離データ通信用の電力を得るワイヤレスインタフェースSoC, 金沢大学他の発表

An On-chip PVT Control System for Worst-caseless Lower Voltage SoC Design
eSRAMの低電圧動作のためのAVM (adaptive voltage management)からなるオンチップPVT制御システム, ルネサスの発表

A 142dB Dynamic Range CMOS Image Sensor with Multiple Exposure Time Signals
超々短時間蓄積信号を含む4種類の蓄積時間信号を列並列ADCで読み出し, 142dBのダイナミックレンジを実現, 静岡大学他の発表

金沢大学, 神戸大学, リニアサーキットの発表
ワイヤレス, バッテリーレス マウス用の短距離データ通信が可能なワイヤレスインタフェースSoC開発, マウス動作発電機(4～13mW)搭載
FSK (frequency shift keying)変調方式, シングルエンド構造のRFトランスミッタ, マウス向けマイクロコントローラ設計を適用
0.18μm CMOSで試作, 電力2.2mW(RFトランスミッタ：2.17mW@1mレンジ, 16bマイクロコントローラ：0.03mW@1MHz), fc=28MHz, 距離：0.2～1m, データレート：10kbps

ルネサスの発表
低電圧SoC設計のためのAVM (adaptive voltage management)からなるオンチップPVT (process, voltage, and temperature)制御システムの提案
温度特性の異なる2つのリングオシレータを用いた温度計測(-40～125℃), テーブルルックアップ方式による最適電圧制御, 低電圧駆動特性改善(x2.7@1.18V)レベルシフト型レギュレータを適用
90nm CMOSの実験チップにより正確な制御と低電圧時のSRAM動作マージンの確保を確認