требования
design на Verilog
готовый
микропроцессор
тестирование design’а
Системное тестирование
Модульное тестирование
Тестируется design всего микропроцессора
с помощью тестовых программ
Тестируется design отдельного модуля
через входные и выходные сигналы
ситуации
lui s1, 0x2779
ori s1, s1, 0xc8b9
lui s3, 0x4ee
ori s3, s3, 0xf798
add v0, a0, a2
sub t1, t3, t5
add t7, s1, s3
DIV x, y, z @ divbyzero
LOAD y, x, c @ l1hit
элементы
моделей
структура теста
CMP equal (a,b) :
a = b
0≤x0,x1,y0,z0<232
x1 = y0 + z0
x1 = y0
y0 = 1
z0 = 0
MOV y, 1
MOV z, 0
ADD x, y, z
CMP x, y
1. тестовый шаблон:
1. модель:
2. система
уравнений:
3. ее
решение:
4. тестовая
программа
инициализация
Если не удалось найти и скачать презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:
Email: Нажмите что бы посмотреть