Основные части вычислительной системы презентация

Содержание

Основные части вычислительной системы Процессор Память Управление, обработка информации Хранение информации Устройства ввода/вывода внешняя внутренняя Монитор, клавиатура, мышь Общая шина Передача данных, управляющих сигналов ? Контроллеры ?

Слайд 1Лекция 3
Память.

Слайд 2Основные части вычислительной системы

Процессор
Память
Управление, обработка информации
Хранение информации
Устройства ввода/вывода
внешняя
внутренняя
Монитор, клавиатура, мышь

Общая шина
Передача

данных, управляющих сигналов

?

Контроллеры

?

?

Слайд 3Память
Реле
Транзисторы
Ферритовые сердечники
Перфокарты
Магнитные диски
Дискеты
Лазерные диски
Флеш-память
…




0

Одна ячейка памяти – 1 бит
память
1

Слайд 4Перфокарты и перфоленты
Карточка с программой на Фортране (Fortran): Z (1) =

Y + W (1)  

 Аппарат для чтения перфокарт. 

Аппарат для написания кода на перфокарте.

Перфолента

http://nnm.uz/interesting/other/6622-interesnye-fakty-o-kompyutere-2.html

Слайд 5Магнитные барабаны и ленты
Магнитная установка памяти компьютера UNIVAC
Запись данных на магнитную

ленту

http://zanyatno.blogspot.com/2008/04/blog-post.html

http://sokalskiy.0fees.net/?p=386

Слайд 6Типы памяти
Постоянное запоминающее устройство
Оперативное запоминающее устройство


ПЗУ
ППЗУ


Слайд 7Постоянное запоминающее устройство
ПЗУ
(ROM Read Only Memory)
Энергонезависимая
Информация неизменна
Изготавливается фабричным методом
Используется

в приборах для записи программ управления техническими устройствами (телевизором, сотовым телефоном)
в неизменяемых программах

Слайд 8Перепрограммируемое ПЗУ
PROM (Programmable ROM) программируемое пользователем
EPROM (erasable programmable read-only memory), перепрограммируемое
Стирание

ультрафиолетом
Циклов перезаписи не слишком много
EEPROM (Electrically Erasable Programmable Read-Only Memory)

Микросхема EPROM Intel 1702 с ультрафиолетовым стиранием.

Микросхема ПЗУ AMD AM2716 выпущенная в 1979 году

Слайд 9Оперативное запоминающее устройство
ОЗУ
(RAM Random Access Memory)
Основной тип памяти для

хранения выполняемых программ и обрабатываемых данных

Гарвардская архитектура: данные и программы хранятся отдельно

Слайд 10Оперативная Память

Статическая SRAM (Static Random Access Memory)
Динамическая DRAM (Dynamic Random Access

Memory)



Слайд 11Динамическая память
один транзистор и один конденсатор
Заряд сохраняется несколько десятков миллисекунд


При

записи заряд стирается


Регенерация

Читаемые данные

Адресная шина: выбор ячейки


Блок регенерации

Полученные на усилителе сигнала данные тут же записываются обратно

Замедляет работу памяти в целом

Слайд 12Динамическая память состоит
  – собственно, матрица ячеек памяти;   – устройство управления;  

– устройство считывания;   – устройство записи;   – дешифратор столбцов;   – дешифратор строк;

Слайд 13Динамическая память
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Ячейка
Дешифратор столбца
Дешифратор строки
Схема регенерации
Буфер данных
Ячейка

Слайд 14
Поскольку адрес строки является старшей частью адреса, то для последовательных адресов

памяти адрес строки одинаков (исключение составляет переход через границу строки).
http://www.ord.com.ru/files/book3/p231.html

Слайд 15Типы памяти
PM DRAM (Page Mode DRAM) использовалась до середины 90-х годов.
1995

год: FPM DRAM (Fast Page Mode DRAM) быстрая страничная память. Поддержка сохраненных адресов: если новое считываемое из памяти слово находится в той же строке, что и предыдущее, то выборка данных осуществляется из буфера данных. Запись данных в память осуществляется так же, как и в PM DRAM. Следующий тип памяти, заменивший FPM DRAM, появился через год (в 1996 году) и назывался EDO-DRAM.

Слайд 16Типы памяти
1996 год: EDO-DRAM (Extended Data Out DRAM) – динамическая память

с усовершенствованным выходом. Адрес следующего считываемого слова передается до завершения считывания данных (до передачи данных процессору). Регистры – защелки. При повышении частоты – нестабильная работа
SDRAM (Synchronous DRAM) – синхронная динамическая память с произвольным доступом. Память работает синхронно с контроллером памяти, что гарантирует завершение цикла чтения/записи строк в заданное время. Увеличено количество матриц (одна регенерирует, другая работает)

Слайд 17Типы памяти
DDR SDRAM (Double Data Rate SDRAM) – синхронная динамическая память

с произвольным доступом и удвоенной частотой передачи данных: обмен данными по внешней шине идет не только по фронту тактового импульса, но и по спаду.
Увеличена разрядность внутренней шины данных (от ячеек матриц памяти до буферов ввода-вывода)
То есть за 1 такт считывается столько данных, сколько может передаваться по внешней шине за два такта. Ширина внешней шины данных - 64 бита, внутренней – 128 бит.
Увеличена сложность. Тайминги

Слайд 18Типы памяти
DDR2 SDRAM: ширина внутренней шины данных еще увеличена в два

раза и превосходит внешнюю шину данных в четыре раза.
2005 год: DDR3 SDRAM .Повторное увеличение вдвое ширины внутренней шины данных памяти (снижение внутренней тактовой частоты памяти в два раза). Новый технологический процесс, в начале – до 90 нм, затем – до 65 нм, 50 нм, 40 нм.
2012-2015 гг: DDR4 продолжит тенденции DDR памяти. Увеличение ширины внутренней шины, улучшение технологии производства до 32-36 нм, увеличение тактовых частот внешней и внутренней шины, снижение напряжения.

Слайд 19Статическая память основана на триггерах



Каждый триггер построен минимум на 4х, 6-ти

или (как правило) на 8-ми (!) транзисторах

R

S

Q

Q

Слайд 20Статическая память
Сколько транзисторов потребуется для статической памяти емкостью 32 Кбайта?
2000

000 транзисторов

?




Высокая стоимость (на порядок больше)

Низкая плотность хранения информации

Высокая скорость работы

Слайд 21Ячейка статической памяти
Совместная разработка ячейки статической памяти с произвольным доступом (Static

Random Access Memory, SRAM) Toshiba, IBM и AMD. Площадь ячейки 0,128 кв.мкм

Слайд 22Матрица статической памяти

Слайд 23Узкое место оперативной памяти - быстродействие
80-90 гг.: тактовая частота микропроцессора ~

10 MHz; время доступа оперативной памяти ~200 ns
Наше время: 1000 - 2000 MHz CPU и 20 ns DRAM
~3000 MHz CPU и 8 ns DRAM

Слайд 24Узкое место оперативной памяти - быстродействие
Использование SRAM дорого
?
Оперативная память –

это

буфер между жестким диском и процессором

Нужен еще один буфер!

КЕШ-ПАМЯТЬ

Слайд 25Уровни памяти
Регистры
Кеш-память
Оперативная память
Внешние запоминающие устройства


Объем
Скорость

Слайд 26Кеш - память
Сверхоперативная память


Невидима и прозрачна для программиста
Процессор

Кеш - Память

Слайд 27Процессор
Кеш - Память
Кеш-попадания
Механизм работы кеш-памяти

Слайд 28Процессор
Кеш - Память
Кеш-промах
Механизм работы кеш-памяти

Слайд 29Процессор
Кеш - Память
Архитектура Look Aside
Затраты энергии

Слайд 30Процессор
Кеш - Память
Архитектура Look Through
Экономия энергии
Потеря времени
Кеш-промах

Слайд 31Выводы о кеш - памяти
Увеличить быстродействие КЭШ и его объем недостаточно

- нужно реформировать всю иерархию памяти ПК

Кеш – построен на … память

статической памяти

Кеш эффективен на

небольших статических объемах данных

Кеш слабо эффективен при

Работе с большими массивами данных (видео, звук, графика, архивы)


Слайд 32Задачи кеш - памяти

обеспечение быстрого доступа к интенсивно используемым данным;
упреждающая загрузка

данных;
отложенная запись данных.

Процессор


Кеш - Контроллер

КЕШ-КОНТРОЛЛЕР

Кеш - Память


Слайд 33Задачи кеш - контроллера
Кеш заполняется
а) накопление нужных данных б) своевременное удаление неиспользуемых данных.
Стратегии кеширования:

помещать копию запрошенных данных в кеш? – обращение было - помещаем



Стратегии замещения:
Частотный анализ (сложно)
LRU - Least Recently Used
FIFO - First Input First Output


Слайд 34Задачи кеш - контроллера
Согласование интерфейсов процессора и контроллера памяти:
процессор оперирует

байтами или словами.
обмен с физической оперативной памятью - четыре 64-разрядных ячейки.

Отложенная запись данных

Слайд 35Задачи кеш - контроллера
По требованию (on demand), обращение к ОП по

кэш-промаху.
+ в кэш попадают действительно нужные данные,
- при первом обращении к ячейке процессору ждать - приблизительно 20 тактов системной шины

Упреждающая загрузка данных.

Стратегия спекулятивной (speculative) загрузки – до обращения:
Следующая ячейка
По анализу предыдущих обращений (исследование кеш-промахов)

Слайд 36Сколько времени искать данные в кеше?
Кеш прямого отображения
Наборно-ассоциативный кеш.
Задача программиста: грамотно

распределять команды

Слайд 37Операция записи
Процессор
Кеш - Память
WT (Write Through) сквозная запись
Низкая эффективность записи

Слайд 38Операция записи
Процессор
Кеш - Память
WB (Write Back) обратная запись
Низкая эффективность записи
Ячейка помечается

dirty (грязная)

Ячейка помечается clear (чистая)

Слайд 39Двухуровневая организация кеша
L1 порядка ~32 кбайт
L2 порядка ~2 Мбайт
Включающая (inclusive)

архитектура L2 дублирует L1

Исключающая (exclusive) архитектура L2 обменивается с L1

Приемы буферизации

Процессор

Оперативная память

Кеш-контроллер 1

Кеш 1

Кеш-контроллер 2

Кеш 2






Похожие презентации

6. Java basic I/O 4. Networking 247
Информационные и коммуникационные технологии 299
Технология обработки текстовой информации 301
Основы синтаксиса. Включение в HTML 213
Введение в архитектуру UNIX. Лекция 2 283
Методы визуального анализа и проектирования систем. Архитектурный подход к информационным системам. (Лекция 1) 407

Обратная связь

Если не удалось найти и скачать презентацию, Вы можете заказать его на нашем сайте. Мы постараемся найти нужный Вам материал и отправим по электронной почте. Не стесняйтесь обращаться к нам, если у вас возникли вопросы или пожелания:

Email: Нажмите что бы посмотреть 

Что такое ThePresentation.ru?

Это сайт презентаций, докладов, проектов, шаблонов в формате PowerPoint. Мы помогаем школьникам, студентам, учителям, преподавателям хранить и обмениваться учебными материалами с другими пользователями.

Для правообладателей

Яндекс.Метрика