Слайд 1Факультет військової підготовки
Кафедра ВТП
Предмет: “УСТРІЙ ТА БОЙОВЕ ЗАСТОСУВАННЯ КЗА 86Ж6”
Тема
2. Типові елементи і вузли апаратури
Заняття 1. Принцип побудови основних функціональних вузлів
Навчальна мета:
Вивчити схемну побудову типових елементів заміни.
Навчити користуватися технічною документацією.
Доцент кафедри ВТП, полковник Казанцев О. Ю.
Слайд 2Інформаційно-методичне забезпечення:
Лекція.
Робочий зошит студента.
Презентація УБЗ 2.1.
Устрій та бойове застосування КЗА 86Ж6.
Частина І. К., - 2001.- 206 с.
Навчальні питання:
Призначення, склад, принцип роботи регістрів.
Призначення, склад, принцип роботи.
Лічильники, суматори, шифратори, дешифратори, аналоговий (ТЕЗ АНШ-118).
Слайд 31. Призначення, склад, принцип роботи регістрів (ТЕЗ ЛУШ-0-011)
ТЕЗ-ЛУШ-0-011 (регістр) призначений для записування, тимчасового зберігання та видачі інформації.
В ТЕЗі 16 синхронних тригерів типу DV.
Входи D1-D16 – інформаційні входи тригерів, 1÷16 – парафазні виходи відповідних тригерів.
Входи синхронізації тригерів об'єднані та підключені до контакту роз`єднання «СИНХРОНИЗАЦИЯ» (С).
Слайд 4Для керування синхронізацією служать входи «ГРУППОВОЕ РАЗРЕШЕНИЕ» (Va,Vb) і «РАЗРЕШЕНИЕ» (V1-V8,
V9-V12).
Слайд 5В групі тригерів 1- 8 керування синхронізаціею проводиться або:
сигналом на вході
Va – паралельно у 8 тригерах,
сигналами на входах V1-V8 – в кожному тригері окремо.
При цьому в першому випадку входи V1-V8, а у другому – вхід Va повинен бути з`єднаний з корпусом.
В групі тригерів 9+16 аналогічне призначення мають вхід V6 та входи V9-V12 для чотирьох пар тригерів.
Слайд 6Скидання регістру в нульове положення здіснюється асинхронно сигналом логічного нуля на
вході «УСТАНОВКА В НУЛЬ» (R), який надходить одночасно на всі 16 тригерів.
Слайд 7Представлена таблиця істинності DV тригера при керуванні синхронізацією сигналом на входи
Vа (паралельно у 8 тригерах)
Слайд 9Представлена таблиця істинності DV тригера при керуванні синхронізаціею сигналом на вході
V1 (індивидуально одним тригером).
Слайд 102. Призначення, склад, принцип роботи. Лічильник (ТЕЗ-ЛУШ-0-022), суматор
(ТЕЗ ЛУШ-0-009), шифратор
(ТЕЗ ЛУШ-1-016), дешифратор ( ТЕЗ ЛУШ-0-008 ), аналоговий
(ТЕЗ АНШ-118)
Слайд 11ТЕЗ-ЛУШ-0-022 (лічильник) – призначений для реверсивного рахунку.
ТЕЗ містить 4 чотирьохрозрядні лічильника
з паралельним переносом.
інверсійні входи R1, R2 служать для встановлення лічильників в нуль. Перший та другий лічильники встановлюються в нуль при логічному «0» на вході R2. Встановка в нуль відбувається з перевагою, та по її закінченні на вході R1, R2 повинна бути подана логічна «1».
Слайд 12Лічильники побудовані на JК-тригерах. Записування розрядів початкового числа (входи D0-D3) виконується
паралельно та асинхронно, попереднє встановлення в нуль не потрібне.
Для встановлення служать входи «ЗАПИСЬ» (ЗАП), «ПЛЮС 1» (+1), «МИНУС 1» (-1).
Виходи всіх розрядів (0 +3) – однофазні, лише прямі. Переповнення лічильника ідентифікуеться двома сигналами: потенціальним сигналом «ПЕРЕНОС» (Р) та імпульсним сигналом «ПЕРЕНОС СИНХРОНИЗИРЕМЫЙ» (РС-логічний добуток РЛС).
Слайд 13З лічильників ТЕЗа-ЛУШ-0-022 шляхом безпосереднього їх з`єднання можна побудувати багатотетрадні лічильники
розрядністю до 16. Для цієї цілі передбачені входи «ПЕРЕНОС» (Р0 до другого, третього та четвертого личильників.
Побудову багатотетрадного лічильника необхідно виконувати слідуючим чином. Розташувати лічильники ТЕЗа-ЛУШ-0-022 згідно старшинства тетрад в порядку зростання числа виходів «Р».
Слайд 14Підключити до входів Р кожної тетради виходи Р попередніх тетрад. Використати
в якості молодшої тетради перший лічильник, який немає виходів Р. Об`єднати однойменні входи С, Р, ЗАП, +1, -1.
У лічильника будь-якої розрядності невикористані входи Р повинні бути з`єднані до Иоп.
При побудові лічильників великої розрядності необхідні додаткові мікросхеми для складання переносів у п`яту і т.д. тетради, та необхідно враховувати відповідне збільшення часу.
Слайд 15ТЕЗ-ЛУШ-0-009 (суматор) являє собою комбінаційну схему, передбачену для алгебраїчного додавання (А
+ Б) двох чисел, а також для виконання порозрядних операцій «і», «АБО», «ДОДАВАННЯ ПО МОДУЛЮ 2».
При додаванні числа повинні бути подані на входи суматора (А, Б) у додатковому коді. Результат отримується в додатковому коді на виходах Е. Можна подати один з додатків у зворотньому коді та одночасно підключити його знаковий розряд до тих входів «ПЕРЕНОС» (Р), які на рис. 5 позначені «ПЛЮС 1» (+1).
Слайд 16Дія А-Б реалізується як складання А + (-Б). Якщо виходити з
додаткових кодів чисел А, Б (наприклад, числа зчитуються з пам`яті у додатковому коді), то зручно зробити слідуючим чином: проінвертувати додатковий вхід віднімаємого Б і подати на входи Б, а до виходів +1 підвести сигнал логічна «1».
Для керування служать входи «РАЗРЕШЕНИЕ И» (И), «РАЗРЕШЕНИЕ ИЛИ» (ИЛИ), «РАЗРЕШЕНИЕ СЛОЖЕНИЯ ПО МОДУЛЮ 2» (+), «УСТАНОВКА В НУЛЬ» (R).
Слайд 17З метою побудови з ТЕЗ-ЛУШ-0-009 багатотетрадних суматорів надпаралельного типу на роз`єднання
ТЕЗу виведені сигнали «ПЕРЕНОС СТАРШЕЙ ТЕТРАДЫ» (Р1), «ПЕРЕНОС МЛАДШЕЙ ТЕТРАДЫ» (Р2), «РАЗРЕШЕНИЕ СКВОЗНОГО ПЕРЕНОСА СТАРШЕЙ И МЛАДШЕЙ ТЕТРАД» (V1, V2); крім того існує сім входів «ПЕРЕНОС» (Р1 + Р7) та десять входів «РАЗРЕШЕНИЕ» (V1-V10).
Слайд 18ТЕЗ-ЛУШ-1-016 (шифратор)
передбачений для перетворення 32-розрядного позиційного коду, що містить одиницю лише
у одному розряді, у 5-розрядний двійковий код.
На виходах 0 + 4 ТЕЗ ЛУШ-1-016 встановлюється парафазний двійковий код номера входа (одного з входів 0 + 31 позиційного кода), що знаходиться у стані логічної «1».
Слайд 19Безпосередні входи позиційного коду повинні бути підключені до корпусу.
З 2, 3,
4 ТЕЗів ЛУШ-1-016 можна побудувати відповідно 64, 96 та 128 розрядний шифратор.
ТЕЗ ЛУШ-0-016 приміняється у пристроях: РМ, УСДК, УСС
Слайд 20ТЕЗ ЛУШ-0-008 (дешифратор) передбачено для перетворення двійкового N-розрядного парафазного коду в 2N-розрядний код,
що містить одиницю лише в одному розряді.
Слайд 21В залежності від схеми включення, ТЕЗ ЛУШ-0-008 може бути використаний у
слідуючих режимах:
4 дешифратора на 3 входа,
2 дешифратора на 4 входа,
1 дешифратор на 5 входів.
Кожний дешифратор має керуючий вхід V. Якщо сигнал на вході V – логічний «0», виконується дешифрування. Якщо ж сигнал на вході V – логічна «1», то на відповідних виходах виникають сигнали логічного «0» незалежно від вхідного коду.
ТЕЗ ЛУШ-0-008 в КЗА 86Ж6 приміняється в слідуючих пристроях; РМ, СВ, УИ, УОИ, УСДК.
Слайд 22ТЕЗ-АНШ-118 (перетворювач напруга – код) призначений для перетворення напруги у пропорційний
йому позиційний код, в якому номер розряду, що містить одиницю, пропорційний до числа, яке відображається.
Цей код на виходах ТЕЗа запам'ятовується тригерами, які встановлюються в нуль при подачі на вхід «УСТАНОВКА В НУЛЬ» (R) сигналу логічної «1» та приймають інформацію при подачі на вхід «СИНХРОНИЗАЦИЯ» (С) сигналу логічного «0».
Слайд 23При прийомі інформації на вході R повинен бути присутнім сигнал логічного
«0».
Один ТЕЗ-АНШ-118 дозволяє отримати восьмирозрядний позиційний код, який відповідає трьохрозрядному двійковому коду. Далі перетворення позиційного коду в двійковий здійснюється за допомогою шифратора
ТЕЗ-ЛУШ-1-016.
Слайд 24В залежності від величин еталонних напруг Ео1 та Ео2 можна побудувати
перетворювач напруг на різні вхідні напруги в межах від -1,6В до -8В. При цьому різниця напруг Ео1 та Ео2 визначає максимальну величину зміни перетворюємої вхідної напруги, а величина Ео2 – початковий вхідний рівень, при перевищенні якого виконується перетворення.
Слайд 25Для отримання 16-ти, 32-х розрядного позиційного коду використовуються відповідно 2 або
4 ТЕЗ-АНШ-118.
Діапазон напруг, що перетворюються, не залежить від кількості розрядів та визначається величинами Ео1 та Ео2.
Слайд 26ТЕЗ-АНШ-118 дозволяє використовувати один з розрядів у якості схеми порівняння двох
аналогових сигналів А1 та В1 (компаратора), що не перебільшують по абсолютній величині 9В. При цьому останні сім розрядів можуть бути використані по своєму прямому призначенню.
Слайд 27Навчальна мета:
Вивчити схемну побудову типових елементів заміни.
Завдання на самопідготовку:
Вивчати матеріал заняття